This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):.

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 01232072 A

(43) Date of publication of application: 18.09.89

(51) Int. CI

B41J 3/20

B41J 3/21 H04N 1/23

(21) Application number: 63059649

(22) Date of filing: 14.03.88

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(72) Inventor:

CHIBA KAZUHIRO BABA NORIKO

(54) DRIVER FOR PARALLEL LOADS ARRANGED IN LINE FOAM


(57) Abstract:

PURPOSE: To transfer driving data speedily and enable loads to be sequentially driven independently of the number of the loads driven or the number of groups of the loads, by dividing parallel loads arranged in a line form into a plurality of blocks, and simultaneously driving predetermined loads in the blocks.

CONSTITUTION: When input terminals 2a, 2b of a 2/4 decoder are set to L, an m1 output of each decoder $\mathrm{D_{1}WD_{16}}$ is brought to L whereas $\mathrm{m_{2}Wm_{4}}$ outputs of each decoder are brought to H. When ON/OFF data is set to a shift register 108 in this condition by a clock synchronous with the data, corresponding heat generating resistors 101 are driven through a latch circuit 114 and a driving circuit 104. Next, the heat generating resistors 101 corresponding to m2 are turned ON/OFF by setting the terminals 2a and 2b respectively to H and L, the resistors 101 corresponding to m3 are turned ON/OFF by setting the terminals 2a and 2b respectively to L and H, and the resistors 101 corresponding to m₄ are turned ON/OFF by setting both of the terminals 2a and 2b to H, according to the data inputted to a shift register 108. Thus, driving data can be transferred speedily, and the

resistors can be sequentially driven independently of the number of the resistors driven.

COPYRIGHT: (C)1989, JPO& Japio



DRIVER FOR PARALLEL LOADS ARRANGED IN LINE FOAM

Patent Number:

JP1232072

Publication date:

1989-09-18

Inventor(s):

CHIBA KAZUHIRO; others: 01

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent:

☐ JP1232072

Application Number: JP19880059649 19880314

Priority Number(s):

IPC Classification:

B41J3/20; B41J3/21; H04N1/23

EC Classification:

Equivalents:

Abstract

PURPOSE: To transfer driving data speedily and enable loads to be sequentially driven independently of the number of the loads driven or the number of groups of the loads, by dividing parallel loads arranged in a line form into a plurality of blocks, and simultaneously driving predetermined loads in the blocks. CONSTITUTION: When input terminals 2a, 2b of a 2/4 decoder are set to L, an m1 output of each decoder D1-D16 is brought to L whereas m2-m4 outputs of each decoder are brought to H. When ON/OFF data is set to a shift register 108 in this condition by a clock synchronous with the data, corresponding heat generating resistors 101 are driven through a latch circuit 114 and a driving circuit 104. Next, the heat generating resistors 101 corresponding to m2 are turned ON/OFF by setting the terminals 2a and 2b respectively to H and L, the resistors 101 corresponding to m3 are turned ON/OFF by setting the terminals 2a and 2b respectively to L and H, and the resistors 101 corresponding to m4 are turned ON/OFF by setting both of the terminals 2a and 2b to H, according to the data inputted to a shift register 108. Thus, driving data can be transferred speedily, and the resistors can be sequentially driven independently of the number of the resistors driven.

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁(JP)

◎ 公開特許公報(A) 平1-232072

®Int. Cl. ⁴	識別記号	庁内整理番号	43公開	平成1年(1	989) 9月18日
В 41 J 3/ 3/	20 1 1 4	B -8403-2C I7612-2C			
H 04 N 1/	23 102	Z-6940-5C審査請求	未請求	請求項の数	1 (全9頁)

図発明の名称 ライン状並列負荷の駆動装置

②特 願 昭63-59649

②出 願 昭63(1988)3月14日

⑫発 明 者 千 葉 和 弘 京都府長岡京市馬場図所1番地 三菱電機株式会社電子商

品開発研究所内

⑩発 明 者 馬 場 典 子 京都府長岡京市馬場図所1番地 三菱電機株式会社電子商

品開発研究所内

①出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

個代 理 人 · 弁理士 早瀬 憲一

明 細 舊

1. 発明の名称

ライン状並列負荷の駆動装置

2. 特許請求の範囲

(1) P個の並列負荷を1グループとするnグループからなる総数S=n×Pの並列負荷を、外部信号に応じた所要の動作を行なうように駆動する装置において、

M個の負荷を1プロックとするQブロックからなるP個の並列負荷のうち、各プロック中の所定数A個の負荷をn・Qブロックのすべてにつき上記外部信号に応じて同時に駆動する、上記所定数A個の同時駆動を(M/A)回順行うことにより全負荷の駆動を行ないこれをし回繰返すか、または上記所定数A個の同時駆動をし回繰返しこれを負荷の全体に対し(M/A)回だけ順次行なうことにより、上記所要の動作を行なわせるようにしたことを特徴とするライン状並列負荷の駆動装置。

3. 発明の詳細な説明 (産業上の利用分野) この発明は、サーマルヘッドの発熱抵抗体のようなライン状に配列された並列負荷の駆動装置に関するものである。

〔従来の技術〕

報に示された従来のサーマルヘッドの一例である。 第11図において、101は発熱抵抗体であり、 第12図に示すように絶縁基板102上に一列に 並設されている。103は半導体集積回路からな る電子回路部であり、第12図に示すように発熱 抵抗体101に隣接して基板102上に配設され

第11図は例えば特公昭62-21469号公

電子回路部103は次のように構成されている。即ち、104は発熱抵抗体101を画像信号に応じて個別に駆動するための駆動回路である。駆動回路104はスイッチング素子を主体として構成されたもので、各一端は発熱抵抗体101の各一端に接続され、各他端は電源端子105に共通接続されている。そして、発熱抵抗体101の各他端が共通接続されたもう1つの電源端子106と

電源端子105との間に、外部電源が接続される。

103は発熱抵抗体101の数と同一ピット数、 例えば512ピットのシフトレジスタであり、複 数 (n) のグループ108a~108nに分割さ れ、グループ毎に画像信号入力端子109a~1 0 9 nを有する。ここで、nの値は、半導体集積 回路の入出力ピン数や定格消費電力などに関わり、 6.4個の発熱抵抗体を1グループとした倍数値が 選択されることが多い。画像信号入力端子109 a~109nには、シフトレジスタ108の各グ ループ108a~108nにそれぞれ入力すべき 画像信号がインパータ110a~110n,11 1a~111nを適宜介して入力され、シフトレ ジスタ108のグループ108a~108nはこ うして入力された画像信号をクロック入力端子 1 12から入力されるクロック信号に従い順次右方 に転送して格納する。

このようにしてシフトレジスタ108に格納された1ライン分の画像信号は、格納が終了して直ちにラッチ信号入力端子113へのラッチ信号の

タイミングでラッチ回路114に移される。ラッ チ回路114はこの場合出力部にゲート機能を持 っており、そのゲート端子に出力許可信号入力端 子115から出力許可信号が入力された期間だけ ラッチした内容を出力するように構成されている。 そしてラッチ回路114から出力された画像信号 が前記駆動回路104に供給されることにより、 駆動回路104は画像信号に応じて内蔵のスイッ チング素子が選択的にオン状態となる。これによ って発熱抵抗体101が画像信号に応じて選択的 に通貨され、発熱する。発熱抵抗体101は、サ - マルヘッドと圧接して相対的に移動する感熱記 録紙の、発熱した抵抗体に対向する部位が所要の 濃度に黒化するまで前記出力許可信号で定まる時 間だけ通電され、出力許可信号の停止とともにそ の通電が停止される。このようにして1ライン分 の記録が終了し、次の1ラインの記録準備状態と なる。以下入力端子109に1ライン分の画像信 号が入力される毎に同様な動作を行うことによっ て、二次元の画像記録が行われる。

従来のサーマルヘッドは、以上のように構成されており、高速に画像信号を入力転送でき、記録時間を短縮できた。しかし、全ての発熱抵抗体を同時駆動すると大電力を必要とする欠点があり、 省電力駆動も採用される。

第13図は、例えば512個の発熱抵抗体を備えたサーマルヘッドを用いてn=8の入力端子構成での、省電力化駆動の一例である。同図向は512個の発熱抵抗体を64個を1グループとしたC1~G8のn=8でのグループ分割例を示すのとうに2グループであり、同図的は図示のように2グループでないる。このような発熱駆動する例を示している。このような駆動により、駆動に要する電力を火に低液できる。ただし、1ラインの記録時間は同時駆動の4倍になる。

今までの説明においては、2値記録を念頭に述べたが、テレビジョン画像などの場合には64階 調以上の多値記録を必要とする。この多値記録は、 一般にパルス幅を変えて発熱時間を制御するパル ス幅制御駆動法で実現できる。この駆動法では、 階調数以上の128回程度のテレビジョン画像に 応じた駆動データの入れ換えを行う必要がある。

つまり、多階調画像の1ラインの記録時間Tは、 最短で、

$$T = (P \times t) \times L \times \frac{n}{B} \qquad \cdots (1)$$

但し、P;1グループの発熱抵抗体数

t;駆動データの転送速度

L:駆動データの入れ換え回数

B:同時駆動のグループ数

と表現できる。 P = 6 4. t = 2 5 0 n s, L = 1 2 8. n = 8. B = 2 の条件ではT = 8.192 m sとなり、約480ラインで1 画面となるNTS C 画像のモノクロ記録時間は、約4秒となる。ここで、128の階調数を実現する場合のLは256程度を必要とするので約8秒が記録時間となる。また、1ラインの画素数はn = 10(640 画素)とn = 12(768 画素)も存在し、B = 2で記録時間がさらに長くなる。しかも、カラー画像では、イエローとマゼンタとシアンの3インクを面

順次に印刷記録するため、さらに 3 倍の印刷記録 時間を必要とする。

(発明が解決しようとする課題)

従来のライン状並列負荷の駆動装置は以上のように構成されているので、

①1グループの駆動データの転送時間が長い

②並列負荷の総数によって省電力のために実施 する記録条件が異なり動作が一定しない などの問題点があった。

これらは、例えばサーマルヘッドを使用した印 剧記録機器において、

①印刷記録時間が長い

②十分な階調数が得られない

③印刷濃度が不安定

などの性能劣化に関係しており、これらの面での 改善を必要とした。

この発明は上記のような従来のものの問題点を 解消するためになされたもので、転送時間の短縮 とグループ数に関与しない順次駆動による駆動を 両立させることができるライン状並列負荷の駆動

装置を得ることを目的とする。

(課題を解決するための手段)

この発明に係るライン状並列負荷の駆動装置は、
1 グループ P 個の並列負荷を、 M 個を 1 つの集合
プロックとする Q ブロックに分割して P = M × Q
とし、 Q 個の負荷のオン/オフ駆動を M 回だけ順
次駆動する構成としたものである。従って、 n グループの場合、 その並列負荷の総数を S とすると、
S = n × P = M × (n × Q) となり、 n × Q 個の
負荷を同時駆動し、 M 回の順次駆動によって負荷の駆動を行うようにしたものである。

(作用)

この発明における $P=M\times Q$ の分割は、従来のM=1 (固定) に対して、 $M\geq 2$ の整数であることが条件である。従って、P=6 4 を仮定すれば Q ≤ 3 2 となり、この Q に負荷の Q N $\neq 0$ の P F Q 動データを対応させれば、転送データ数が Q 1 $\neq 0$ が Q となるので、データ転送時間は Q 1 $\neq 0$ となる。 また、駆動電力は Q 1 $\neq 0$ となる。

(実施例)

以下、この発明の一実施例を図について説明す る。第1図は本発明の一実施例によるライン状並 列負荷の駆動装置を示し、ここではP=64, M - 4. Q = 16を仮定している。図中、108は 16ピットのシフトレジスタ、1は16個の2/ 4デコーダ、114は64個のラッチ回路、10 4は64個のOR回路からなる駆動回路、101 は並列負荷の64個の発熱抵抗体である。ここで、 シフトレジスタ108には並列負荷のON/OF Fデータ (以下、DATAと称す) とクロック信 号(以下、CLOCKと称す)を、2/4デコー ダ1には順次駆動信号 (以下、PHS1、PHS 2と称す)を、ラッチ回路114にはラッチのタ イミング信号(以下、LATCHと称す)を、駆 動回路104には全体の発熱制御信号(以下、S TROBEと称す)を、発熱抵抗体101の共通 接続線106には電圧Vccをそれぞれ入力する。 ただし、グランド及び回路への電源は簡略化のた め図示していない。本発明で新規に付加したもの は、2/4デコーダーおよびこれの順次駆動信号

の入力端子2aと2bである。STROBE端子 は従来のものでも備わっている。

次にこの動作について説明する。まず、2/4 デコーダ1の入力端子2aと2bのPHS1とP HS2に L を設定する。このとき、m1出力 が"し"でm 2 とm 3 とm 4 の各出力が"H"に なる。この状態でシフトレジスタ108には、D ATAとこれに同期したCLOCKで、16ピッ トのON/OFFデータを設定する。この出力信 号 q 1~ q 1 6 は 2 / 4 デコーダ 1 の各デコーダ D1~D16の出力イネーブル端子に供給される。 ここで例えば q 1 が " H " であればデコーダ D 1 のm1出力は"H"となり、q1が"L"であれ ばm1出力は"し"のままである。 q 2~ q 16 も同様に動作し、瞬時に再設定される。この出力 信号は、ラッチ回路114のそれぞれのデータ端 子に入力され、端子113のLATCH信号で同 時サンプリングされて、それぞれの状態が保持さ れる。この保持データはSTROBE="L"の 駆動回路 1 0 4 に入力され、STROBE = "L" のとき各ゲートの出力端子に接続されている発熱抵抗体が通電発熱し、H。のとき非導通で発熱しない。以上の動作によって、16個(m1対応に)の発熱抵抗体のON/OFF駆動が終わる。に抵付の動作によってm2対応の16個の発熱にないて抗体のON/OFF駆動を終わる。同様に、PHS1="L"とPHS2="H"でm3対応の発熱駆動を、PHS1="H"とPHS2="H"で配当対応の発熱駆動が完了する。

ところで、NTSC方式のテレビジョン画像を印刷記録する機器の場合、その画素構成は480(V)×640(H)が標準的である。従って、少なくとも512個の発熱抵抗体を備える必要がある。第2図はこの一実施例である。図において、回路1~回路8は第1図に示した実施例と同一のものであり、それぞれに64個の発熱抵抗体が図示のように接続されている。このとき、STROBEとLATCH、PHS2、PHS1、CLO

CKは共通接続されるが、ON/OFFデータはDATA1~DATA8によって独立にそれぞれの回路に16ビットだけ入力される構成となっている。このように、発熱抵抗体数が変化しても同時駆動の素子数とDATA線数が変わるだけでデータ転送時間と順次駆動数は変化しない。

第2図での1ラインの印刷記録時間Tは、最短 で、

T = (Q・t) × M × L …(2)
となる。Q = 16, t = 250 n s. M = 4の条件で、L = 128 (64階調相当)の場合T = 2.
048 m s となり、L = 256 (128階調相当)
の場合T = 4.096 m s となる。つまり、印刷インクの熱応答特性が改良されると仮定すれば、従来比で 4 倍の高速化が達成できる。一般化した改善比Eは、T,を(1)式、T:を(2)式として、

$$E = \frac{T_1}{T_2} = \frac{n}{B}$$

となる。回路規模は双方に共通な駆動回路とラッチ回路を除いて比較すれば従来例(第11図)で

272ゲートを要するのに対し本発明では212 ゲート (市販のゲートアレイの数値を引用して算 出)となり、ハード量も小さい。

第3図は、本発明の他の実施例であり、第1図の実施例での2/4デコーダ1とラッチ回路114を統合したアドレッサブル・ラッチ回路12と8ピット並列にDATAを入力する端子構成と16ピットのDFF回路11を採用したものである。なお、16ピットのDATAはCLK1の立上りと立下りの両エッジを使用して各8ピットづつ入力すればよい。

第4図は第3図の一実施例を回路21~回路2 8に使用して8グループに拡張した実施例であり、 STROBEとLATCHとPHS2とPHS1 およびDATAは共通接続され、CLK1~CL K8の8CLOCKでそれぞれの回路にDATA が入力される構成となっている。

第 5 図は入力線を削減する構成とM = 8 の順次 駆動を採用したときの一実施例であり、 3 / 8 デ コーダ 2 1 と 8 ピットのシフトレジスタ 2 2 と分 配器 2 3 を使用する。分配器 2 3 にはSTART とCLOCKとDATA線が接続される。第7図のように、デコーダ信号(PHS1、PHS2、PHS3)と 8 ピットのDATA(DATA1~DATA8)とLATCHを多重化してCLOCKで入力し、それぞれを分離してDATA、PHS1~PHS3、LATCHをそれぞれに対応する回路に送出すれば第1図と同様な動作が可能になる。このとき STARTはイニシャライズなどのために使用すればよい。

第6図は第5図の実施例を採用して8グループ に拡張する構成を示したもので、STROBEと STARTとCLOCKが共通でDATA1~D ATA8を個別に入力すればよい。

第8図は本発明のさらに他の実施例であり、P-64、M-4、Q-16の場合を仮定している。このとき、31、32、33、34はSTROBE信号であり、他はこれまでの実施例と同様の構成である。ここで、STROBE信号31のみがし、でSTROBE信号32、STROBE信

第9図は第8図の実施例を採用して8グループに拡張し、512個の抵抗体での構成を示したもので、第8図と同様の回路11~18にDATA1~8のみ個別に入力すれば、他のコントロール線は共有できる。ここではn=4の場合を述べたが、どんな値でもMの数だけストロープ線を設け

れば、同様の構成で実現できる。

第10図はこの発明のさらに他の実施例である。 図中、41は駆動抵抗体を指示するデータ(以後 P 1 . P 2 と称す) の人力端子、 4 2 は 2 / 4 デ . コーダである。入力端子41より入力されたり1. P 2 は 2 / 4 デコーダ 4 2 により、 ° 0 0 ° のと きはk:のみ『し"でk:, k,, k。は"H" に、"01"のときはk。のみ"L"でk:. k , . k . は " H " に、 " 1 0 " のときは k . のみ *し*に、*11*のときはk。のみ*し*とな る。この信号が第8図のSTROBE信号31~ 3.4と同様の働きをし、第8図と同様の動作が実 現できるとともに、入力端子数を減らすことがで きる。駆動抵抗体を指示する信号41はM=4で。 2 ピットだが、M = 8 で 3 ピット,M = 1 6 で 4 ピットなどMが多くなってもそれほど数が増えな いので、Mの値が多いほど有効である。

このように、本実施例によれば駆動データの転送速度を向上させることができて、しかも1ラインの画素数に関与しない一定の省電力化順次駆動

を可能にするので、プリンタ装置に適用して配録時間の短縮。128階調以上の階調特性、一定な印刷濃度特性などの諸性能の改善を経済的に実現できるという効果がある。

なお、上記実施例ではM-4とM-8について 説明したが、他の、例えばM-2やM-16など でも同様に実現できる。またPも64に限るもの でなく他の数値でもよい。

また、上記実施例では全負荷の駆動を行なったのちこれを繰返して所望の動作を行なうものについてのみ説明したが、各プロック中の所定個の負荷を同時駆動しこれの繰返しで対応する並列負荷の所望の動作を終えたのち同様の動作を他の負荷に対して順次実施することにより全負荷の駆動を行なうようにしてもよく、上記実施例と同様の効果を奏する。

さらに、ハード構成も実施例に限らず、本発明 の主旨を具現化する構成であれば適用の範囲内で ある。

最後に、本発明の実施例はサーマルヘッドを例

(発明の効果)


以上のように、本発明に係るライン状並列負荷の駆動装置によれば、並列負荷を複数のブロックに分割し、各ブロックの中の所定の負荷を同時に 駆動するようにしたので、駆動データの転送が短時間で済み、しかも順次駆動数をグループ数に依存せずに駆動できるという効果がある。


4. 図面の簡単な説明


第1図. 第3図, 第5図. 第8図, 第10図は 本発明の基本回路構成の実施例を示す図、第2図, 第4図、第6図、第9図はそれぞれの基本回路構成を並設して負荷数を拡張した実施例を示す図、第7図は多重化DATAの一実施例を示すタイミング図、第11図は従来のサーマルヘッドの実施例を示す図、第12図はサーマルヘッドの省電力化駆動例を示す図である。

図中、1は2/4デコーダ、2a, 2b. 3は信号入力端子、11は16ビットDFF回路、12はアドレッサブル・ラッチ回路、21は3/8デコーダ、22は8ビットのシフトレジスタ、23は多重化DATAの分配器、101は発熱抵抗体、104は駆動回路、105, 106は電源端子、108ばシフトレジスタ、114はラッチ回路、109は画像信号に応じた駆動データの入力端子、112はシフトクロック信号の入力端子、113はラッチ信号の入力端子、115は出力許可信号入力端子である。


なお図中同一符号は同一又は相当部分を示す。








区 2 金



特開平1-232072 (8)



特開平1-232072 (9)

